Während der unterschiedlichen Schritte bei der Herste¬llung einer integrierten Schaltung (IC) werden die strukturierten metallischen Verbindungsleiter mit einer inter¬metallischen dielektrischen Schicht oder einer Passivierungsschicht bedeckt. Während des Abscheidens dieser dielektri¬schen Schichten wird der Wafer auf einige Hundert Grad Celsius erwärmt. Die metallischen Leiter dehnen sich aus und das Volumen ist größer als das Volumen bei Raumtemperatur. Beim Abkühlen auf Raumtemperatur werden große mechanische Zugspannungen im metalli¬schen Leiter aufgebaut, welche durch die unterschiedlichen Wärmeausdehnungs¬koeffizienten von Metalli¬sierung und umgebendem Werkstoff verursacht werden. Falls diese Spannungen vollständig abgebaut werden, wird die Volumen¬differenz ΔV in Art eines Void-Defektes auftreten. Bei empfindlichen Metallisierungen können Void-Defekte sowohl in den Leitern als auch unter oder über den Durchkontaktierungen (Vias) wachsen. Void-Defekte können bei einfachen Metallisierungen Totalausfälle verursachen. Bei Metallisierungen, welche Shunt-Schichten aus Refraktärmetallen haben, können die Void-Defekte zu einer Vergrößerung des elektrischen Widerstands und zusammen mit anderen Ausfallmechanismen, wie Elektro¬migration oder mecha¬nischen Ausfällen, zu einer verkürzten Lebensdauer führen. Durch mechanische Spannungen induzierte Void-Defekte sind ein Zuverlässigkeitsproblem für Chips der Mikro¬elektronik, bei denen Al-basierte Legierungen oder Cu für die chip¬seitige Aufbau- und Verbindungstechnik verwendet werden.
In diesem Dokument ist ein Prüfverfahren zur Stressmigration und den damit verbundenen Kriterien festgelegt. Es ist für Metallisierungen aus Aluminium (Al) und Kupfer (Cu) anwendbar.
Dieses Dokument ist sowohl für Zuverlässigkeitsuntersuchungen als auch Qualifikationsprüfungen bei Halb¬leiterfertigungsverfahren anwendbar.
Zuständig ist das K 631 "Halbleiterbauelemente" der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE.