In diesem Teil der DIN EN 60749 ist sowohl das Strom-Prüfverfahren als auch das Überspannungs-Prüfverfahren bezüglich der Latch-up-Beanspruchung integrierter Schaltungen festgelegt. Damit können die Latch-up-Kenngrößen für integrierte Schaltungen (IC, en: integrated circuits) ermittelt werden und den definierten Latch-up-Fehlerkritierien gegenübergestellt werden. Latch-up-Kenngrößen werden sowohl zur Bestimmung der Produktzuverlässigkeit als auch der Minimierung von NTF- und EOS-Fehlern (NTF, en: no trouble found; EOS, en: electrical overstress) infolge von Latch-up-Vorgängen verwendet.
Dieses Prüfverfahren ist primär anwendbar bei CMOS-Bauelementen. Die Anwendbarkeit für andere Technologien ist gesondert festzulegen.
Gegenüber DIN EN 60749-29:2004-07 wurden folgende Änderungen vorgenommen:
a) Die Norm wurde technisch überarbeitet und an die neueste Ausgabe des JEDEC-Standards JESD78A angepasst;
b) Neufassung der Begriffsdefinitionen für Prüfklassifikation (2.1) und Prüfgrad (2.10);
c) Festlegungen für den Zustand vor der Prüfdurchführung eingefügt (4.1, erster Absatz);
d) Festlegungen beim I-Prüfverfahren (4.2.1) wurden überarbeitet;
e) Fehler- und Beurteilungskriterien wurden an die vorstehenden Änderungen angepasst;
f) Anhang A mit Beispielen für besondere Anschlüsse wurde neu hinzugefügt;
g) editorielle Überarbeitung der Deutschen Fassung.
Zuständig ist das K 631 „Halbleiterbauelemente“ der DKE Deutsche Kommission Elektrotechnik Elektronik Informationstechnik im DIN und VDE.